本文内容转载自《红外与激光工程》2021年第4期，版权归《红外与激光工程》编辑部所有。

摘要：随着红外器件和成像技术的不断发展，各种夜视系统对百万像素的中波红外成像组件的需求越来越多。基于国产15 μm 1280×1024中波HgCdTe探测器，以探测器和杜瓦自身包络为基准，突破小体积、轻量化、一体化设计，研制出了紧凑型双FPGA处理平台的百万像素中波红外成像机芯组件，组件尺寸155 mm×95 mm×95mm，质量为1400 g，支持SDI、Cameralink接口输出；在该平台上实现盲元替换、非均匀校正、降噪、细节增强、动态范围压缩、局部增强等实时图像处理算法，针对传统的红外成像算法提出了基于残差的非均匀校正算法与自适应局部增强算法，提升组件的成像性能。测试试验表明：组件实时输出分辨率为1280×1024像素的高质量低噪声的红外图像，噪声等效温差（NETD）<30mK，组件满足高温60 ℃，低温−40 ℃工作要求，组件所采用的改进处理算法，最终输出图像提升明显。

关键词：红外成像；制冷红外；FPGA；探测器组件；中波红外

引言

自红外成像系统在美国问世以来，已经过60多年的发展。它利用光电转换的原理及信号处理的方式来探测目标物体表面的红外辐射强度，获取到探测物体表面温度后将其转化为电信号最终以图像信息形式输出。目前国外1280及以上的像素热像仪已经处于应用阶段，而国内红外系统应用中，中波器件主流仍然是640×512的分辨率，但随着红外市场需求的不断扩大和探测器工艺和工程技术的成熟发展，夜视、侦察、监视、导弹制导等军事领域，对大面积探测、高分辨率探测器的需求会越来越多，中波1280×1024红外百万像素成像组件在今后的武器系统、军事侦察、战略防御等方面具有非常大的应用前景。

文中正是基于国产15 μm 1280×1024中波HgCdTe红外成像探测器，介绍了探测器的性能、成像组件电路构成和组件的一体化设计；针对大面阵的信息采集处理，介绍了双FPGA图像处理电路硬件构架及设计方案；根据组件应用要求开发了以FPGA为核心的软件平台；介绍了机芯组件所采用的红外图像算法，阐述了非均匀性校正、局部增强关键模块算法；最后针对红外成像组件系进行了低噪声电路测试、NETD测试、高低温测试以及成像测试。

1. 红外探测器组件设计

中波红外1280×1024 HgCdTe探测器主要用于实现目标红外信号与电信号的转换。某国产探测器由HgCdTe列阵探测器芯片、CMOS读出电路芯片、金属杜瓦和SCI08R型集成整体式JS金沙林制冷机组成。其性能如表1所示，探测器像元中心间距为15 μm，光谱响应范围(3.7±0.2)~(4.8±0.2) μm，工作温度80 K，探测器采用离子注入成结技术在p-HgCdTe上制成光伏1280×1024个(PV)探测器列阵，与读出电路通过倒装互连实现电极互连，构成混合式红外焦平面探测器芯片组。其中读出电路采用1280×1024高性能的快照模式读出集成电路，读出电路完成光伏二极管瞬时信号的（直接注入）积分、存储、行选通、单元选通以及信号电压的驱动输出。具有1280×1024窗口格式及开窗模式，4或8路模拟输出可选。

根据探测器性能和实时输出的需求，文中采用XILINX公司的SPARTAN6为主处理芯片，完成50 Hz的成像帧频，电路成像部分则需要完成盲元替换、非均匀校正和图像增强等功能，根据成像软件要求，设计算出主时钟MC为17.5 MHz，像素时钟70MHz，可以满足帧频50 Hz的大面阵红外图像采集、处理以及显示。这样算法处理占用的DDR3带宽需求为14.6 Gbps，考虑到每块SPARTAN6的FPGA的DDR3带宽最高支持10 Gbps，文中选用双FPGA架构来满足系统对DDR3带宽的需求，除此之外，双FPGA架构能减轻FPGA布局布线的压力，提高程序的可靠性，也可以留有资源支持后续更高帧频设计以及图像处理算法的升级。具体需求带宽如下图所示。

由于目前红外系统的发展均考虑到各种需求对系统提出了小型化、轻量化的需求，因此文中设计理念是围绕探测器外包络尺寸154 mm×78 mm×57 mm进行组件设计，从而降低组件尺寸。如图1所示：整个组件以探测器为中心设计了轻量化骨架，用于安装组件系统电路。系统电路由采集电路、探测器驱动电路板、FPGA1主处理板、FPGA2增强处理板、电源电路板、制冷机接口电路、对外接口电路组成。制冷机接口板为制冷机提供电源滤波电路，在制冷机制冷到制冷温度80 K后；红外焦平面探测器进行正常工作开始光电信号转换；双FPGA图像处理电路对探测器进行驱动控制，从而进行图像采集、处理并最终将处理后的红外成像信号输出；电源板主要完成整个电路系统和探测器的供电；主处理板设计了散热板，用于组件散热和主电路板的固定。组件结构拆解如下图(b)所示，其整体尺寸为155 mm×95 mm×95 mm，略大于探测器外包络，质量约为1400 g。

                                            15 μm 1280×1024制冷红外成像组件组成图。(a)示意图；(b)爆炸图

2 双FPGA图像处理电路硬件设计

文中为了满足探测器输出实时性要求，设计了双FPGA硬件架构进行1280×1024 分辨率的后续处理，整体电路设计如图2所示。电路部分由电源电路、FPGA1主处理电路、FPGA2增强电路、探测器驱动电路和低噪声采集电路组成。其中探测器驱动电路板为探测器提供电源及偏置电压，使其可以工作在最合适工作点。低噪声采集电路板调理并采集探测器输出的模拟信号。电源电路板是将外部输入的28 V电压进行滤波与降压，从而产生满足图像处理电路的低噪声低的稳定电压。

FPGA1主处理板根据焦平面探测器组件的工作时序要求产生探测器驱动时序，同时接收探测器输出的图像信息，完成图像驱动与采集，并对采集到的原始图像进行非均匀性校正等预处理。FPGA2增强处理板主要实现图像增强、降噪等其他复杂图像处理算法并且将处理后的图像通过图像数据传输到外部显示设备进行显示。接口电路模块通过串口实现上级系统与机芯之间的通讯，采用RS422串口接收上级系统发出的指令，通过接口电路的传输，实现对成像电路组件的功能控制。此外组件留有维护串口，可用于检修、维护以及在线升级等扩展功能。